关于5G ASIC在左，FPGA在右

发布时间：2022-01-12 16:27 所属栏目：137 来源：互联网

导读：关于5G设备的芯片选择，很多人陷入了ASIC和FPGA二选一的误区。但是，小朋友才做选择题，成年人根本没得

关于5G设备的芯片选择，很多人陷入了ASIC和FPGA二选一的误区。但是，小朋友才做选择题，成年人根本没得选。一方面，ASIC和FPGA本就不是有你没我的正交关系；另一方面，FPGA的形态也在不断演进。所谓的异构集成，在5G应用里也不例外。

　　一种声音是：5G应用的复杂性和标准的不断演进，将使FPGA力压ASIC用量；另一种声音则是：在成本和功耗压力之下，5G基站所采用的FPGA平台需要向ASIC过渡。

　　在5G发展初期，技术不成熟、基站总体数量并不多，FPGA现场可编程的优势很明显。不同于FPGA的灵活性，定制化的ASIC一旦制造完成将不能更改设计，并且初期成本高、开发周期长。根据公开数据，Xillinx认为传统的ASIC设计周期平均是14个月，通信设备若过分依赖使用ASIC，会让设备商的终端产品晚上市6个月，在5年内将少33%的利润，等于损失14%的市场份额。而FPGA可以帮助设备商快速发展原型机，快速交付，开发时间可以平均降低55%。

　　随着5G基站数量进入爆发阶段，ASIC方案的规模经济效应就显露出来了。

　　业界纷纷预测，从2020年第一季度开始，基站基带侧会出现ASIC取代FPGA的现象。去年底还有一个标志性事件，诺基亚宣布使用SoC来替代FPGA开发5G芯片组。官方解释是，之前认为FPGA具备可编程能力，更能满足运营商的使用需求。但是由于使用FPGA开发芯片推高了5G网络设备的单价，并且耗电量也比使用SoC的设备要高，所以决定取消这一计划。

　　种种迹象，对FPGA都不妙。但是ASIC就是绝佳选择吗？

　　摩尔定律到了举步维艰的地步，仅从节点的进步来提升处理的效率已经越来越困难。而测算4G与5G时代的ASIC NRE成本，却是几乎3倍的增加。另外，5G标准仍在持续演进中，两年以上的开发周期仍是ASIC一大硬伤，毕竟谁也无法精准预判未来。而最为不同的一点是，5G带来了多样性的需求，这对于以规模经济取胜的ASIC，在某些碎片又量小的应用面前，就被缚住了手脚。

　　5G第二波商用浪潮来临之际，ASIC经济学并不可行，纯FPGA方案在成本与功耗方面又有掣肘。还有第三条路吗？

　　在第三条道路的探索上，Xilinx进行了一次不同以往的尝试。今日发布的Zynq RFSoC DFE，将硬化的数字前端（DFE）模块与灵活应变的可编程逻辑相结合，这也是Xilinx史上首次推出这样一款硬化专用IP多于自适应逻辑的无线电平台。

　　根据Xilinx有线与无线事业部高级总监Gilles Garcia的解读，这一创新旨在满足不断演进的 5G NR 无线应用标准，为了涵盖低、中、高频段频谱的广泛用例，Zynq RFSoC DFE在采用硬化模块的ASIC的成本效益与可编程、自适应SoC的灵活性、可扩展性及上市时间优势之间，找到了技术平衡。

　　从器件架构来看，主要包括处理器子系统（四核Arm Cortex-A53、双核Arm Cortex-R5F）、少量的可编程逻辑单元、RF和数字前端子系统。可以看到，在RF和数字前端子系统硬化的ASIC IP中，包括了一个完整的DFE模块链。

　　事实上，Xilinx已经推出过三代Zynq RFSoC产品，在前几代产品中，这些DFE IP以软IP的形式存在于可编程逻辑单元中。而实现硬化之后，与上一代产品相比，Zynq RFSoC DFE将单位功耗性能提升高达两倍，并且能够从小蜂窝扩展至大规模MIMO（mMIMO）宏蜂窝。

　　通过在集成度和灵活性方面的权衡设计，该解决方案能够在所有FR1频带和新兴频带（最高7.125GHz）内实现载波聚合/共享、多模式、多频带400MHz瞬时带宽。当用作毫米波中频收发器时，Zynq RFSoC DFE可提供1600 MHz的瞬时带宽。

　　在灵活性方面，支持用户绕过或定制硬化的IP模块，可以利用支持现有和新兴GaN Pas的DPD，也可以插入其自有的DPD IP。

　　5G与4G相比，不仅是网络带宽方面的升级，在运营管理模式上也有许多新的诉求。因此未来的网络不再是单一设备商甚至单一运营商包打天下，而是一个丰富的生态圈，因此开放性、灵活性尤为重要。

　　就5G无线电而言，所需的解决方案不仅要满足广泛部署所提出的带宽、功耗和成本挑战，还必须适应三大关键5G用例：增强型移动宽带（eMBB）、大规模机器类通信（mMTC）以及超可靠低时延通信（URLLC）。此外，解决方案必须能够随不断演进的5G标准进行扩展，如OpenRAN（O-RAN）、全新的颠覆性5G商业模式。

　　Gilles Garcia谈到，5G正在经历第二波的大规模部署，每个通道需要处理更多，需要有更高的瞬时带宽，更高的集成度水平，另外还有降低功耗，有更高的容量和更低的成本，这是设计这一款新的Zynq RFSoC DFE架构的初衷。而新的用例仍在不断涌现，例如虚拟现实、车联网等等，这些应用都要求低延时、低错误率，只有高度集成的类似ASIC、但同时又可编程的平台，才可以满足这些需求。

　　在Gilles Garcia看来，ASIC的经济性和可行性会随着5G的不断部署下降，单一方案无法满足成本、功耗、效率等多方面需求。在百万量级的无线电单元部署中，即大型的OEM硬件厂商中，ASIC仍然是合适的选择。不过，5G一个显著的趋势就是碎片化应用越来越显著，对于无线电单元量级在50万以下的应用中，RFSoC DFE更有竞争力。预计5G在未来十年还会不断地升级，不排除一些原来采用ASIC战略的用户，会转向RFSoC DFE，因为它总体置有成本更低，性能、功能更优越，还能加速上市速度。

　　对于未来即将发生的改变，Xilinx不是唯一做好准备的FPGA厂商。

　　Intel继收购Altera之后，于2018年收购了芯片公司eASIC，该公司提供一种介于FPGA与ASIC中间的技术。通过半成品的结构化ASIC，能够节省NRE费用和设计时间，而芯片的性能和功耗又接近标准单元ASIC。此举被看作是Intel在FPGA和标准ASIC之间的战略布局。

　　相应的还有eFPGA的形式，例如Achronix，Flex Logix等厂商，通过将一个或多个FPGA以IP的形式嵌入ASIC或SoC等芯片中，实现数字可重构的结构，从而使芯片实现更高的灵活性和可重新配置的特性。

　　ASIC还是FPGA？未来的竞争边界被模糊，一方面，各自有其存在的空间和必要性，另一方面，你中有我、我中有你的新架构在萌发。如果一定要说出一个赢家，那就是混合架构的SoC。

　　就在昨晚，AMD和Xilinx联合宣布，已就AMD以全股票交易收购Xilinx达成最终协议，交易总价值350亿美元。更强大的产品组合呼之欲出，结合CPU、GPU、FPGA、自适应SoC以及相关的软件工具，对于双方来说，这是不是都是一步好棋？

（编辑：ASP站长网）