恭喜，北京大学！新器件取得关键进展！

发布时间：2021-12-27 09:17 所属栏目：125 来源：互联网

导读：近日，第67届国际电子器件大会（IEDM 2021）以线下线上混合的形式召开，其中集成电路学院黄如院士团队发表了7篇高水平学术论文，报道了团队在后摩尔时代集成电路新器件技术的最新进展。北京大学是本届IEDM大会国际上录用论文最多的高校（第一作者单位），这也

近日，第67届国际电子器件大会（IEDM 2021）以线下线上混合的形式召开，其中集成电路学院黄如院士团队发表了7篇高水平学术论文，报道了团队在后摩尔时代集成电路新器件技术的最新进展。北京大学是本届IEDM大会国际上录用论文最多的高校（第一作者单位），这也是北京大学连续15年在IEDM大会上发表论文。

面向后摩尔时代集成电路技术在逻辑、存储和人工智能场景下的应用，黄如团队取得了系统性创新成果，助力低功耗高能效智能芯片技术研发。相关内容简介如下：

FinFET新结构器件这一里程碑式的技术是推进集成电路产业发展的关键，是14纳米之后先进技术代的主流逻辑器件；在FinFET技术以后，未来3纳米及以下的器件是围栅（GAA）结构的堆叠纳米片/纳米线（stacked nanosheet/nanowire），并且1纳米技术代以后可能会采用互补堆叠器件（CFET）结构。吴燕庆研究员、黄如课题组展示了基于单层二硫化钼的堆叠围栅纳米片器件，实现了开态电流超过400μA/μm（@Vd=1V）或700μA/μm（@Vd=2V），该结果远超同类器件的文献报道水平；并通过上百个器件的统计分析，显示了该器件由三维集成和尺寸缩小带来的性能提升；同时，首次报道了亚1纳米沟道厚度的二硫化钼/二硒化钨CFET器件，实现了反相器逻辑功能。该工作以“Demonstration of Vertically-Stacked CVD Monolayer Channels：MoS2 Nanosheets GAA-FET with Ion>700μA/μm and MoS2/WSe2CFET”为题发表，集成电路学院博士后熊雄为第一作者，吴燕庆为通讯作者。

进入FinFET时代以来，新结构和新材料的引入使得器件的热载流子退化（HCI）日趋严重，成为限制器件可靠性的关键瓶颈之一。然而，传统基于载流子机制的研究范式在纳米尺度和FinFET结构遇到了巨大的挑战。王润声副教授、黄如课题组另辟蹊径，首次从缺陷产生机制的角度阐明了HCI的退化物理，解决了两种载流子激发机制共存、无法统一的难题；提出了FinFET器件HCI退化的集约模型，利用不同位置缺陷去耦合表征，统一涵盖了全电压域的实验结果；同时，在原子尺度，与中科院半导体所合作基于含时密度泛函理论（TDDFT）首次展现了多重振动激发机制断裂硅氢键（Si-H bond）的动态物理过程；并且，前瞻性地研究了HCI和温度偏压不稳定性（BTI）的耦合退化等。上述成果为集成电路器件的退化机制提供了新的研究范式和新的发现，为先进工艺节点的可靠性设计提供了关键解决方案。王润声副教授应邀作了题为“Understanding Hot Carrier Reliability in FinFET Technology from Trap-based Approach”的特邀报告，受到广泛关注。这是IEDM大会在四年内第二次邀请王润声作特邀报告。

闪烁噪声（flicker noise）对模拟/射频集成电路设计具有重要影响。随着器件尺寸缩小，特别是进入FinFET时代后，噪声的特性发生了较大变化，并且噪声的涨落越来越明显，不容忽视，基于弹性隧穿理论的传统模型无法完全解释纳米级器件中闪烁噪声的特性。王润声、黄如课题组首次提出了一种基于非弹性俘获-释放理论的集约模型，可以准确地描述FinFET器件中闪烁噪声的统计特性，与多个技术代和不同偏置条件的实验结果吻合良好，解决了先进电路设计中的统计噪声仿真不准确的难题。该工作以“Physics-based Compact Modeling of Statistical Flicker Noise in FinFET Technology”为题发表，集成电路学院博士生刘明昊为第一作者，王润声为通讯作者。

氧化铪基的铁电存储器FeFET具有高速、低功耗、高集成潜力等优势，在嵌入式存储和存内计算领域有很大应用潜力。但是目前FeFET的瓶颈问题在于其耐久性较差（通常

磁随机存储器（MRAM）是利用电子自旋进行信息存储的新一代存储技术，具有非易失、存储密度高、响应速度快和能耗低等优点。随着器件尺寸微缩和集成密度增加，MRAM面临着写入电流大、热稳定性差、读误码率高等挑战。解决上述问题的关键，是要求MRAM结构中核心的磁隧道结（MTJ）同时具备高磁各向异性、低阻尼系数、大隧穿磁阻。王润声、黄如课题组围绕MTJ工作原理，基于第一性原理计算对MTJ从材料层面到器件层面进行了综合探究，提出了隧穿层和铁磁层的材料设计方案、界面势垒调控以及器件性能优化方案。研究发现，相对于传统铁磁材料，使用二维铁磁材料Fe3GeTe2（FGT）在显著提高隧穿磁阻的同时、每层FGT都表现出很高的垂直磁各向异性，利用FGT层数的变化即可实现磁各向异性的调控；采用强自旋轨道耦合的隧穿层可实现高达1000%以上的隧穿磁电阻。上述发现为实现高存储密度和增强热稳定性的MRAM技术提供了新的思路和重要指导。该工作以“Design Guidelines of Magnetic Tunnel Junctions with Two-dimensional Tunneling Barrier Layer：Atomistic Simulation Study from Material to Device”为题发表，集成电路学院博士后马晓雷为第一作者，王润声为通讯作者。

传统的冯诺依曼计算架构受自身内存墙瓶颈的限制，难以满足边缘端海量数据处理和智能任务的需求。受人脑启发，基于非易失器件构建的高度并行的存内计算架构，通过加速神经网络中主导的乘累加运算能有效提高对智能任务的处理效率。然而，电压域模拟信号计算要求较高的工作电压来保证电压幅度信号的动态范围，同时需要高功耗数据转换电路。黄如、黄芊芊研究员课题组首次提出并实现了基于铁电晶体管的时间域非易失存内计算系统，具备数字电路兼容和电压缩放的优势，显著提升了计算能效。基于制备的三端Fe-FinFET器件，利用其自发极化和可控开关特性分别实现了非易失权重存储功能和神经网络输入的调制功能；提出的新型多值延时调制单元完成时间域局部乘运算和双边沿运算仅需要三个晶体管，而传统CMOS实现方案至少需要十九个晶体管，极大降低了面积和能耗开销；此外，利用铁电动态极化翻转特性，仅采用单个铁电晶体管实现了具备记忆轨迹的激活函数；并且进一步演示了基于所设计的时间域延时调制单元和激活函数构成的非易失存内计算系统在高精度模式识别和连续强化学习中的应用潜力，获得了迄今报道的最高面积效率和能效。上述工作为高集成度、高能效的边缘端机器学习计算芯片奠定了重要的器件基础。该工作以“Energy-and Area-Efficient Fe-FinFET-based Time-Domain Mixed-Signal Computing In Memory for Edge Machine Learning”为题发表，集成电路学院博士生罗金为第一作者，黄如、黄芊芊为通讯作者。

不确定性量化可以大量减少优化与决策过程中的不确定性，已经被成功应用于投资、医疗诊断、天气预测、国防军事等诸多研究领域。当前主要依靠以深度学习为主的人工智能算法来处理实际应用中的不确定性，但传统的冯诺依曼架构导致系统处理不确定性量化相关的任务效率低下。为此，北京大学杨玉超研究员、黄如课题组提出并实现了面向不确定性量化问题的存算一体化系统，首次结合相变存储器（PCM）的多值特性和内在随机性有效地实现了不确定性量化。课题组将相变存储器的多值和随机特性分别作为不确定性量化神经网络中卷积层和随机层的权重，其中器件的内在随机性被用于有效地捕捉不确定性；通过改变相变存储器加热电极的尺寸来控制相变体积，能够有效地控制器件的电导漂移、涨落、电导线性度等属性以适应不确定性量化应用；实验结果表明，该系统能够在保持分类、误分类准确率的基础上，显著提高分布外检测（OOD）的准确率，与GPU相比在时间效率和能量效率上分别提高了557倍和1730000倍，证明了该系统在高效不确定性量化应用方面的潜力。该工作以“Uncertainty Quantification based on Multilevel Conductance and Stochasticity of Heater Size Dependent C-doped Ge2Sb2Te5 PCM Chip”为题发表，集成电路学院博士生闫龙皞为第一作者，杨玉超、黄如与上海微系统所宋志棠研究员为通讯作者。

以上论文的相关研究工作得到了国家基金委创新群体、国家重点研发计划、国家杰出青年基金、高等学校学科创新引智计划等项目的资助，以及北京大学微米/纳米加工技术国家级重点实验室、集成电路科学与未来技术北京实验室、微电子器件与电路教育部重点实验室等基地平台的支持。

背景资料：国际电子器件大会（IEDM）是集成电路器件领域的顶级会议，在国际半导体技术界享有很高的学术地位和广泛的影响力，被誉为“器件的奥林匹克盛会”。该会议主要报道国际半导体技术方面的最新研究进展，是著名高校、研发机构和产业界领先企业如英特尔、IBM、TSMC等报告其最新研究成果和技术突破的主要平台之一。集成电路领域的许多重大技术突破都是通过该会议正式发布的。

（编辑：ASP站长网）