ASML 分享 High-NA EUV 光刻机最新进程

发布时间：2022-06-08 16:35 所属栏目：15 来源：互联网

导读：半导体行业花了十多年的时间来准备极紫外线 (EUV) 光刻技术，而新的高数值孔径 EUV 光刻（High-NA EUV）技术将会比这更快。目前来看，这种分辨率尺寸对于 7 nm / 6 nm 节点 (36 nm ~ 38 nm) 和 5nm (30 nm ~ 32 nm) 的单模已经足够用了，但随着间距低于 30

半导体行业花了十多年的时间来准备极紫外线 (EUV) 光刻技术，而新的高数值孔径 EUV 光刻（High-NA EUV）技术将会比这更快。

目前来看，这种分辨率尺寸对于 7 nm / 6 nm 节点 (36 nm ~ 38 nm) 和 5nm (30 nm ~ 32 nm) 的单模已经足够用了，但随着间距低于 30 nm（超过 5 nm 级的节点）到来，13 nm 分辨率可能需要双重曝光技术，这是未来几年内的主流方法。

对于后 3nm 时代，ASML 及其合作伙伴正在开发一种全新的 EUV 光刻机 ——Twinscan EXE:5000 系列，该系列机器将具有 0.55 NA（高 NA）的透镜，分辨率达 8nm，从而在 3 nm 及以上节点中尽可能的避免双重或是多重曝光。

当然，我们现阶段 193nm 浸入式的 DUV 通过多重曝光也能够实现 7nm 工艺，这同样也是台积电早期 7nm 所用的技术，但是这种技术更显复杂，对良率、设备、成本等都提出了很大的挑战，这同样也是现行的 EUV 技术对比 DUV 的最大优点。

自 2011 年开始，在芯片的制备中开始采用 22nm 和 16nm / 14nm 的 FinFET 晶体管结构。该结构优点是速度快、能耗低，但缺点也很明显：制造困难成本过高。也正是因为此，对节点工艺的提升从以前的 18 个月延长到了 2.5 年或更长的时间。对于更微小的晶体管结构，光刻中光罩（掩膜）上的纳米线程结构也变得密集化，这逐渐超越了同等光源条件下的分辨率，从而导致晶圆上光刻得到的结构模糊。因此，芯片制造商开始转向多重曝光技术，将原始的掩膜上的微结构间距放宽，采用两个或多个掩膜分布进行曝光，最终将整套晶体管刻蚀到晶圆上。

虽然 ASML 计划在明年制造出下一代 High-NA 光刻机的原型机，但这毕竟是集全球尖端产业之大成的产物，它们非常复杂、非常庞大且昂贵 —— 每台的成本将超过 4 亿美元，光运送就需要三架波音 747 来装载。

（编辑：ASP站长网）